基于FPGA的高速模数转换器评估系统
所属分类:技术论文
上传者:wwei
文档大小:4743 K
标签: FPGA 模数转换器 上位机
所需积分:0分积分不够怎么办?
文档介绍:设计并验证了一种基于现场可编程逻辑阵列(FPGA)的高速模数转换器(ADC)评估系统。基于FPGA设计了底层逻辑,根据不同的测试指标控制ADC的信号采集和数据转换,将模拟输入信号转换为数据存储到FPGA的分布式存储器(Block RAM)中,通过用户数据报协议(UDP)将数据传输到电脑端的基于MATLAB开发的上位机,由电脑中央处理器(CPU)负责处理计算数据并输出测试结果到用户界面上。以一款16位、采样率100 MS/s的ADC为例,以该评估系统对ADC的各项参数指标进行测试和分析。实验结果表明,该系统可以实现高速、高精度ADC的测试和评估。
现在下载
VIP会员,AET专家下载不扣分;重复下载不扣分,本人上传资源不扣分。
Baidu
map